简体中文
English
联系电话:021-54265138
【登录】
【注册】
产品中心
Eastwell 东好
EDA
Vayo 望友
解决方案
模拟电路仿真
元器件库管理
高速PCB设计
高速电路SI/PI
SIP封装设计
电子散热
客户支持
技术资料
应用培训
工程服务
下载中心
软件下载
license申请
新闻中心
公司动态
行业新闻
关于东好
公司介绍
合作伙伴
购买咨询
联系方式
产品中心
Products
Eastwell 东好
辅助设计工具
Allegro 辅助设计工具
Capture2Saber原理图转换工具
辅助审查工具
Allegro辅助检查工具
原理图DRC审查工具
原理图及PCB设计评审工具
管理平台
i-Libsys元器件库管理平台
定制开发
客户定制开发
EDA
Cadence Allegro
Allegro PCB Designer
Allegro Design Entry Capture CIS
SiP Layout
Cadence Sigrity PowerSI
Cadence Sigrity PowerDC
Cadence PSpice/AMS
Vayo 望友
智慧电装
Vayo DRC+
VayoPro-DFM Expert
联系我们
CONTACT
免费热线
021-54265138
您现在的位置:
首页
>
产品中心
>
Cadence Allegro
Cadence PSpice/AMS
PSpice/AMS提供了业界领先的原理图输入,模拟和数模混合信号完整的仿真和验证解决方案。无论是制作简单电路原型或者设计复杂系统,PSpice/AMS产品提供了最好的电路仿真技术,在进行PCB layout和生产之前可以帮助工程师分析和微调电路,以及元器件和参数。
Cadence Sigrity PowerDC
Cadence? Sigrity? PowerDC? 工具为IC封装和PCB 提供了快 速、精确的直流分析,同时支持电热协同分析。 不管是布线前还 是布线后, PowerDC提供了一个step-by-step的工作流程来发现 隐含的IR Drop问题、电流密度和热的问题。这些过压、欠压和热 问题可能导致系统故障并带来额外的产品成本。PowerDC能够快 速的给出分析结果,同时带有感应线优化和DRC检查等高级功能。 分析结果可以导出用于其它相关分析。
Cadence Sigrity PowerSI
Cadence? Sigrity? PowerSI? 工具可以为IC封装和PCB设计提供快速准确的全波电磁场分析,从而解决高速电路设计中日益突出的各种电源和信号完整性问题,例如同步切换噪声(SSN)问题、信号耦合问题、去耦电容放置不当问题以及电压超标问题等。PowerSI可以在布局布线之前使用,用于创建SI和PI的布线规范,也可以在布局布线后使用,用于发现或者改善潜在的设计风险。PowerSI可以方便的提取封装和PCB的各种网络参数(S/Y/Z),并对复杂的空间电磁谐振产生可视化的输出,能与当前主流的物理设计数据库如PCB、IC封装和系统级封装(SIP)进行无缝连接。
SiP Layout
系统级封装SIP的实现为系统架构师和设计师带来了新的障碍。传统的EDA解决方案未能将高效的SIP发展所需的设计流程自动化,Cadence的SIP设计技术简化了多个IO引脚数的芯片与单一基板的集成方法。
Allegro Design Entry Capture CIS
Allegro Design Entry Capture CIS行业简称Capture CIS,具有界面清新,简单易用,运行稳定,设计效率高等特点。
Allegro PCB Designer
Allegro? PCB Designer是一个灵活可扩展的平台,经过了全球广泛用户验证的PCB设计环境。
1
产品中心
解决方案
客户支持
下载中心
新闻中心
联系我们
版权所有:上海东好科技有限公司,不得复制或转载
地址:上海市长清路1200弄39号森宏旗臻1205室
咨询热线:
021-54265138
电子邮箱:info@eastwell.com.cn
2016543613881
关注微信