联系电话:021-54265138
【登录】【注册】
Electronics Packaging Designer

概述

CAD Design Software, 成立于1985年, 一直致力于封装设计工具的研发,以满足封装设计领域的设计及生产需求,并为客户提供先进的设计方法。CDS的EDA工具支持所有类型的IC封装设计,CDS提供先进的算法,可快速的设计Lead Frame类型封装,及智能添加Bond wire,提供专门针对于厚薄膜电路的设计流程。针对基板的布线提供了先进的自动布线工具。它提供的PoP技术支持多个封装的堆叠设计。利用CDS的ADRC可确保封装设计的可制造性。使用CDS的封装设计解决方案,可快速完成符合加工工艺的产品设计,缩短产品的设计周期。

 

 

功能特点
高级的系统架构,CDS的产品均以3D引擎为底层驱动,采用ACIS引擎来生成业界标准的3D模型。CDS设计软件的一大特色即为机械设计和电子设计提供了一个统一的设计环境。
 

  • EPD的原理图设计工具的是基于图形界面的原理图设计工具。支持快速设计原理图,易于上手,同时支持导出当前主流的几种网络表格式。原理图工具包含在CDS的所有模块中。CDS提供基于原理图和无原理图的自由模式两种设计流程。用户可根据原理图或网络表进行布局布线,或直接进行封装的布局布线。原理图设计模块支持高速规则和布线要求的设置。这些规则将自动传递到封装板图设计中。并支持导出到第三方自动布线器中,如Cadence APD Specctra。

 

 

  • 智能Lead Frame设计技术Lead Frame设计模块具有高精度、灵活性、并支持设计所有类型的Lead Frame。这个工具支持各种类型的Lead Frame设计及文档输出。如:QFP、TSOP、SOIC、MQFP、QFN及PLCC等。支持导入不同类型的文    件来创建DIE,包含txt,xls,aif,die,dwg,dxf和扫描的文档。支持智能自动的创建QFP或类似具有鸥翼型引脚的Lead Frame。并支持全参数化的设计QFN类型的Lead Frame。
  •  

 

 

  • Ceramic MCM / LTCC 设计技术陶瓷多芯片封装技术支持高级的参数化命令创建嵌入式或厚膜电阻、电容、电感、多阶腔体。自动防焊生成功能可自动生成额外的介质层(如不同信号导体间桥接的小区块介质),及复杂陶瓷基板中的其它防焊层,并可在其他设计中继承该配置。支持所有类型的陶瓷封装设计,如Thick Film、Co-Fired、Thin Film等。CDS与Hesse Mechatronics的键合设备无逢集成,可直接导出设备可用的Wire Bond的数据。同时也支持其它业界主流的键合设备。CDS软件的材料库中包含有大量业界标准的材料。支持多种Bond wire 扇出方式,如单行、或多行Finger Pad自动bounding等。通过选择扇出方式,软件可自动创建Bond Wire和Finger。支持平铺、堆叠、或是混合等所有类型的设计模式。针对陶瓷基板中厚膜电路设计的特殊材料印刷技术,CDS提供了特殊的介质添加功能,可针对不同信号交叉的地方自动添加桥接,并在两个导体中间自动添加介质。CDS还提供了针对PAD、VIA、及基板上元件等对象自动添加特殊介质的功能。支持创建多种外形的厚膜电阻,如矩形、T形、L形等。根据电阻的参数(如阻值、宽高比、每平方的阻值、每平方毫米的功率)自动设计电阻的外形。自动生成厚膜电阻上的激光切割线,并可直接输出至加工设备。支持DIE直接与内层信号相连接,而无需传统的Via孔连接。支持多腔体设计,通过参数化创建复杂的腔体。在阶梯的腔体设计可中,支持不同层具有不同的外扩尺寸。在输出Gerber时,支持同比缩放,或X、Y方向不同比例缩放。
  •  

 

 

  • BGA设计技术BGA设计模块支持各种BGA封装设计,设计类型如Wire Bond、FlipChip、或TAB Bond。支持正面或反面腔体的设计。提供灵活的参数化方式设置    Bond Finger及Wire Bond的扇出。支持自动创建JEDEC标准的BGA器件,同时支持自定义BGA。支持自动或交互的方式,为单芯片封装或多芯片封装生成网络表。支持所有封装类型,如BGA、MCM、CSP、BUM、WSP等。提供强大自动布线功能,并支持手动布线时使用推挤功能。具有自动添加Plating Bar功能,并验证其正确性。自动生成Finger及Ball的防焊层数据。支持参数化创建芯片键合和Bond Wire键合的光学定位点。自动创建BGAStrip,同时包含定位孔等数据。
  •  

 

  • 三维封装设计技术(Package on Package三维封装设计技术支持将多个封装设计或PCB设计合并成一个设计,支持系统级互连和设计规则的检查。并支持将这个堆叠的封装拆分成单独的设计进行生产加工。支持将多个单独的封装设计或线路板结合起来,放在一个数据文件中。并支持系统级的连接及设计规则检查。 软件自动检测不同封装设计间的连接点,支持对布线、最终的封装管脚分配(如BGA的管脚上的网络定义)、制造加工规则的优化。
  •  

 

  • 高级DRC检查(ADRCADRC具有完整的Wire Bond装配规则检查、布局布线规则检查、高级电气规则检查。同时支持用户定制规则,提供详细的DRC检查报告。支持在线的DRC检查功能,在Bond Wire扇出,或是布局布线时可实时检查是否违反设计规则。ADRC与Lead Frame的库检索工具结合使用,来管理大型Lead Frame的封装库,其搜索功能可为用户推荐最适合当前DIE的Lead Frame。CDS的高度制定化的DRC算法引擎可快速添加新的DRC检查项。CDS使用行业领先的图形引擎,使得它支持灵活、高度定制化的DRC检查。
  •  

 

  • 3D模型创建3D模型创建工具可根据EPD的设计文件自动创建兼容ACIS标准的3D模型,该3D模型包含设计中的孔、边框、挖空等。自动通过材料的叠层数据中提取厚度数据。根据Bond Wire的profile及其俯视图,自动创建Bond wire的3D模型。自动根据叠层数据中参数,设置3D模型的参数,并支持手动编辑3D参数。支持自定义的 Bond Wire的Profile,并可为每个Bond wire分别指定不同的profile。内置多种3D视图及渲染方式,让用户的设计更加直观、逼真。生成的3D模型文件可直接使用其它软件打开,如Solidworks等。支持存储和读取3D模型叠层定义文件自动为BGA添加3D的焊球。支持手动控制每一个实体的厚度和正视图。通过提取走线、焊盘和元件的信息来自动创建基板的3D视图。支持创建基板上过孔的孔壁的金属镀层。支持为Lead Frame、BGA设计、RF设计、陶瓷多芯片(Ceramic MCM)设计创建符合ASIC标准的3D真实模型。
  •  

 

  • 封装设计文档制作封装文档制作模块支持自动创建封装工艺文档,可创建含有尺寸标注的叠层结构表, Wire Bond的结构图,以及其它详细的加工和装配图纸。支持自动生成Wirebond图纸,并可对出现在图纸中的DIE进行配置。可提取设计的各种视图到新的数据文件中。自动创建BGA的结构图,支持图纸中的表格与Excel的数据互相转换。自动为Bonding Pad 添加网络标签,或者是为BGA的管脚自动添加标注信息。自动生成BGA或PGA的俯视图、仰视图、侧视图,并自动标注尺寸及误差。为Bond Pad添加包含BGA Pin Number或是网络名的标注。标注信息的角度可以是任意的,也可以为与Bond Pad的角度一致。
  •  

 

  • 数据接口CDS提供了多种数据接口,以支持客户将数据导出到其它分析工具中进行信号、热、应力方面的仿真分析。同时CDS也提供了与其它EDA设计工具的接口。以便用户进行协同设计。

 

 

更多信息

销售及价格方面信息请联系

上海东好科技发展有限公司

上海市宜山路829号新海博大楼408室

电话:021-54265138

传真:021-54265130

E-Mail: info@eastwell.com.cn

 

版权所有:上海东好科技有限公司,不得复制或转载
地址:上海市长清路1200弄39号森宏旗臻1205室
咨询热线:021-54265138
电子邮箱:info@eastwell.com.cn