联系电话:021-54265138
【登录】【注册】
您现在的位置:首页 > 产品中心 >Cadence Sigrity
Cadence Sigrity SystemSI

概述

Cadence® Sigrity™ SystemSI™ Signal Integrity Solutions提供了全面和灵活的SI仿真环境,能够精确的分析高速、芯片到芯片的系统设计。提供了易学易用的基于模块的仿真编辑器。支持业内标准的仿真模型,并能自动创建模型间的连接关系。拥有业内唯一的时频域相结合的统计分析技术,设计师可以轻松完成稳定的高速并行总线和串行链路的设计。

 

功能特征

SystemSI 并行总线分析方法

当今的高速总线接口,如DDRx设计,具有时序余量小,且要求在分析时考虑芯片、封装与PCB结构等特点。使用SystemSI 并行总线分析工具,设计师可同时得到介质和导体的损耗、反射、码间干扰、串扰、和同步开关噪声等因素对系统影响的比重,这些都是硬件设计分析中所必须要考虑的因素。

  

SystemSI 串行链路分析方法

当数据速率提升到G赫兹后,如何确保高速串行链路稳定的工作将是设计师所要面临的挑战。SystemSI 串行链路分析方法通过分析端到端的通道工作状态,生成眼图波形和浴盆曲线,以评估通道的传输误码率。通过分析抖动和噪声的影响,设计师可及时修改设计。软件支持标准的IBIS-AMI模型,可在恢复时钟和数据时,对芯片级信号调节的有效性进行评估。

 

 

 

 

 

方便易用的设计流程

SystemSI提供了易学易用的基于模块的拓扑编辑器,可快速搭建单个网络或是完整的板与板连接的电路模型。 使用向导和自带的模板,可在设计前期先搭建一个简单的电路模型,待设计的不断完善,可快速的更新仿真的电路模型。

 

高精度

理想电源和地平面的仿真方法已经无法满足高速设计的仿真分析需求。在高速设计中,噪声极易通过低损耗的基板材料进行传播。当信号速率达到G赫兹以上时,电源或地平面中的微小噪声变化都会对眼图质量造成极大的影响。 Sigrity软件在提取信号时,同时提取与之相关的电源、地网络。在仿真分析时,可真实反映信号与电源、地之间的相互影响,它成为当今设计中不可缺少的功能,因为传统的仿真方法只考虑信号对电源的影响,但实际上电源噪声对信号的干扰更大。SystemSI通过强大的Power-aware算法,利用结构正确的Spice子电路模型,可考虑回流路径不连续、过孔间电磁耦合、SSO噪声等很多非理想因素,(而这些因素往往被其他仿真软件所忽略),使得SystemSI的仿真结果更加接近于实际。

 

接口

Windows、Linux操作系统,支持多CPU仿真。

模型: SPICE (HSPICE 及其它派生SPICE模型),IBIS (包含BIRD95/98, AMI), S参数模型(Touchstone/BNP模型), Cadence Sigrity MCP。

并行总线的一致性检查,支持DDR2, DDR3, LPDDR3, DDR4。

串行链路的一致性检查,包含PCIe 3.0, SFP+, 10G Base KR, HDMI, USB 3.0。

 

 

版权所有:上海东好科技有限公司,不得复制或转载
地址:上海市宜山路829号新 海博大厦408室
咨询热线:021-54265138
电子邮箱:info@eastwell.com.cn