联系电话:021-54265138
【登录】【注册】
解决方案
Solutions
联系我们
CONTACT
免费热线
021-54265138
您现在的位置:首页 >解决方案 > 高速电路SI/PI
AC耦合电容组装结构的优化
2019-12-19 15:16:59


在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连通,需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性,该方案验证了相邻层挖空区尺寸及电容的放置位置对仿真结果的影响。

典型的通路

挖空前

当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面挖空,如下图

挖空后

将修改前后的电容结构分别做3D电磁场仿真:

一、验证回损

1)挖空前

挖空前的回损

2) 挖空后

挖空后的回损

【结论】:挖空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到更低。从S22>S11可以看出靠近电容端的端口回损要大。

二、验证插损

1)挖空前

挖空前的插损

2)挖空后

挖空后的插损

【结论】:电容造成阻抗的不连续带给插损的影响很小。

三、验证TDR

用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:

1)挖空前

挖空前的TDR

2)挖空后

挖空后的TDR

【结论】:未挖空之前阻抗的不连续点很明显,挖空之后的阻抗十分连续,几乎看不到任何的不连续。

类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。-挖空区域的大小要根据软件仿真得到,不能一概而论。更多验证方法及资讯请联系我们。

 

 

版权所有:上海东好科技有限公司,不得复制或转载
地址:上海市长清路1200弄39号森宏旗臻1205室
咨询热线:021-54265138
电子邮箱:info@eastwell.com.cn
2016543613881